NetRoc
http://netroc682.spaces.live.com/
本来不打算写文章的，呵呵。既然AhnLab敢用，我当然也敢写咯，哈哈
安博士的反外挂系统最近添加了一个功能，可以检查出来按键精灵、简单游这些用增强版WinIo直接进行端口读写的程序。后来拿来看了一下，其原理就是自己前段时间实现过的那种。通过Hook int 1，设置IO断点进行监控的方法。
原理如下：
Intel兼容CPU都内置了调试功能。可以设置的断点类型包括执行断点、内存访问断点和IO断点。通过操作DrX寄存器和CR4 寄存器，可以在发生特定端口的读写操作时触发断点。AhnLab的这种检测技术就是基于CPU的这种功能。以下的介绍都基于32位处理器。
CPU调试寄存器简介：
DR0—DR3寄存器：它们是32位调试地址寄存器。根据DR7中设置的不同，它们可以包含内存地址，也可以包含IO端口号。很多调试器的硬件断点也是通过这几个寄存器实现的，所以一般硬件断点只能设置4个。
DR4和DR5：这两个寄存器是被系统保留的，当CR4中的DE被设置时，访问这两个寄存器会产生非法指令错误#UD；当CR4中的DE被清空时，这两个寄存器和DR6、DR7关联，即访问它们和访问DR6、DR7一样。
DR6：调试状态寄存器。这个寄存器用于在调试事件发生时报告状态信息。要判断是哪个断点被触发，触发的原因之类的就是靠它里面的值。DR6的定义如下：
        typedef struct _DR6INFO
{
        unsigned B0        :        1;        //B0
        unsigned B1        :        1;        //B1
        unsigned B2        :        1;        //B2
        unsigned B3        :        1;        //B3
        unsigned Reserved1        :        9;        //reserved
        unsigned BD        :        1;        //BD
        unsigned BS        :        1;        //BS
        unsigned BT        :        1;        //BT
        unsigned Reserved2        :        16;        //Reserved
}DR6INFO, *PDR6INFO;
        B0到B3用于指示哪个断点被触发。它们分别对应于DR0到DR3中的地址或端口。
        BD表示触发断点的下一条指令是对调试寄存器的访问。当DR7的GD标志被设置时，对调试寄存器进行访问的指令会触发调试事件，并且DR6的BD被设置。
        BS表示是由于单步执行触发的调试事件。当EFLAGS的TF标志被设置时，这种断点会被触发。
        BT指示是由于任务切换触发的调试事件。当TSS中的T标志被设置时会产生这种事件。
DR7：调试控制寄存器。对断点是否启用、断点类型等的控制。设置断点需要配合DR0—DR3和DR7寄存器。定义如下：
typedef struct _DR7INFO
{
        unsigned L0        :        1;        //L0
        unsigned G0        :        1;        //G0
        unsigned L1        :        1;        //L1
        unsigned G1        :        1;        //G1
        unsigned L2        :        1;        //L2
        unsigned G2        :        1;        //G2
        unsigned L3        :        1;        //L3
        unsigned G3        :        1;        //G3
        unsigned LE        :        1;        //LE
        unsigned GE        :        1;        //GE
        unsigned Reserved1        :        3;        //reserved
        unsigned GD        :        1;        //GD
        unsigned Reserved2        :        2;        //reserved
        unsigned RW0        :        2;        //R/W0
        unsigned LEN0        :        2;        //LEN0
        unsigned RW1        :        2;        //R/W1
        unsigned LEN1        :        2;        //LEN1
        unsigned RW2        :        2;        //R/W2
        unsigned LEN2        :        2;        //LEN2
        unsigned RW3        :        2;        //R/W3
        unsigned LEN3        :        2;        //LEN3
}DR7INFO, *PDR7INFO;
        L0到L3：设置时为当前任务启用相应的断点条件。每次任务切换时CPU都会自动清除Lx位，所以这几位只控制当前任务的断点。
        G0到G3：为所有任务启用相应的断点条件。这是针对整个机器的。
        LE和GE：P6 family和之后的IA32处理器都不支持这两位。当设置时，使得处理器会检测触发数据断点的精确的指令。为了兼容性，Intel建议使用精确断点时把LE和GE都设置为1。
        GD：设置GD位时启用对调试寄存器的保护，这时对这些寄存器的访问都会触发调试中断。进入中断处理函数前，CPU会清掉GD位，使得中断处理函数能够访问DRx寄存器。
        R/W0到R/W3：指定各个断点的触发条件。它们对应于DR0到DR3中的地址以及DR6中的4个断点条件标志。这几位的意义会受到CR4中的DE位的影响。
当DE位为1时，它们的意义如下：
00 — 仅在指令执行时中断
01 — 仅数据写入时中断
10 — IO输入输出时中断
11 — 数据读取或写入时中断，但是不受指令预取的影响
当DE位为0时，它们的意义如下：
00 — 仅在指令执行时中断
01 — 仅数据写入时中断
10 —未定义
11 — 数据读取或写入时中断，但是不受指令预取的影响
        LEN0到LEN3：指定在调试地址寄存器DR0到DR3中指定的地址位置的大小。如果R/Wx位为0，则LENx位也必须为0，否则会产生不确定的行为。这几位的意义如下：
00 — 1字节长度
01 — 2字节长度
10 — 未定义
11 — 四字节长度
IO监控的实现
介绍了上面这些内容，那么IO监控的实现方法就很简单了，键盘IO的端口是60和64，比如要监控60端口，就可以这样进行：
        Hook掉Trap01，自己接管调试中断
        设置CR4的DE，以及DR7中的LE和GE。
        在DR0到DR3中选一个来设置端口号，比如选择DR0设置为0x60。
        设置DR7中的R/Wx和LENx位，这里应该设置RW0为10、LEN0为00
        在Hook的中端函数中，检查DR6中的B0到B3，如果是B0的话，表明发生了对0x60端口的读写操作。
由于IO断点是Trap，即在事件发生后才能触发中断，所以这种方法不能阻止对端口的读写，而仅能够进行监控。判断读写的数据以及要精确的判断是读还是写需要更进一步的操作，也是有一些办法可以实现的，这里就不说完了，呵呵。
实现的关键代码

[注意]传递专业知识、拓宽行业人脉——看雪讲师团队等你加入！