能力值：
( LV8，RANK：120 )
2 楼
学习一下..
能力值：
( LV4，RANK：50 )
3 楼
想到一些东西，和大家分享。在网上看到保护模式的文章中看到这么一句话：只有用CALL指令+调用门方式跳转，且目标代码段是非一致代码段时，才会引起CPL的变化，即引起代码执行特权级的跃迁，这是目前得知的改变执行特权级的唯一办法。(http://user.qzone.qq.com/31731705/blog/1313393846)
能力值：
( LV11，RANK：188 )
4 楼
支持，学习
能力值：
( LV2，RANK：10 )
5 楼
恩 受教了 不错
能力值：
( LV4，RANK：50 )
6 楼
不明白的就是PE加载之后，各个节之间会被load到内存中，然后应用段的属性，当然不是代码段就是数据段，能不能修改这个过程，比如把.data节的段属性变成dpl=0的，
，这个过程具体是怎么样的？hehe，想的有些多了。
另外：虽然函数名KiTrap**,
0101是task gate.
1110是interrupt gate.
能力值：
( LV5，RANK：70 )
7 楼
来学习了。
能力值：
( LV4，RANK：50 )
8 楼
能力值：
( LV5，RANK：60 )
9 楼
你们都想多了，数据段等的特权级即ds、es等寄存器是不会变的，他们还是R3，因为进入R0，CS中的CPL就是最高级别，他可以访问一切特权级的代码和数据包括R3的，数据访问的保护主要比较CPL与数据段的DPL。例如在内核空间ds指向一个R3级别的数据段描述符，只要该数据段的段长为4G，即可用ES：[80008000h]一类的了，因为此时的CPL已经是0。
能力值：
( LV2，RANK：10 )
10 楼
受教了，谢谢楼主
能力值：
( LV4，RANK：50 )
11 楼
CS中的CPL就是最高级别，他可以访问一切特权级的代码和数据包括R3的
我觉得CPL=0的代码段访问DPL=3的数据段没有问题，但CPL=0的代码段应该是不能访问DPL=3的代码段的。
另外，ds，es在进入Ring0后是会变的，只不过数值还是0x23，和用户态下的一样。KiTrap**大多是这么实现的。不知道为什么有这样的代码，可能为变化作准备。
[QUOTE=zyqqyz;996068]你们都想多了，数据段等的特权级即ds、es等寄存器是不会变的，他们还是R3，因为进入R0，CS中的CPL就是最高级别，他可以访问一切特权级的代码和数据包括R3的，数据访问的保护主要比较CPL与数据段的DPL。例如在内核空间ds指向一个R3级别的数据段描述符，只要该数据段的段长为4G，即可用ES：[8...[/QUOTE]
这段话给了我些启发，只要段是4G的，不管DPL=0还是DPL=3，80008000这个线性地址都是唯一的，因为是段页式内存管理，所以相应的存在双重保护，既要检查段的安全属性，也会检查页的安全属性。
能力值：
( LV5，RANK：60 )
12 楼
请牢记，在flat模式下内存中是没有数据段代码段之分的，通过段寄存器查GDT表得到的段基本上都是4g的平坦地址，至于你说R0代码段访问R3代码段这个说法本身就不准确。你可能说的是在R0中执行R3空间的代码吧，这个是没有问题的，而且有些内核漏洞的利用就是这样的。通过在R3地址下写入一些shellcode，然后利用内核漏洞以R0的模式执行R3的代码完成对IDT，SSDT，GDT等关键数据的修改。因为在R0模式下是可以执行一切的代码访问一切数据的除了cr寄存器中的写保护除外。另外既然ds，es的数值没变，GDT没变，那么它们所代表的段及属性能变吗？建议楼主看一些linux、windows源码的相关资料，再加强一下对IA-32手册第三卷的阅读。
能力值：
( LV4，RANK：50 )
13 楼
你的说法很给力啊，我还是头一次听到。内存中没有数据段代码段之分。
，你的意思应该是指代码段和数据段是混在一起的，共享一个4G的地址空间吧。
另外，JMP指令还是CALL指令，代码段之间切换时的要求都是当前代码段的CPL=目标代码段的DPL，只有通过门时可以用CPL>=DPL。不知道你说的代码段之间的跳转是通过什么样的跳转方式，允许当前代码段的CPL<目标代码段的DPL？
能力值：
( LV4，RANK：50 )
14 楼
又想起了另一个例子，用户模式下CS段的DPL=3，但也是4G空间，（和内核模式下的CS段是共享地址空间的），因此代码是可能直接访问80000000以上的地址处的代码的，如直接使用JMP或者CAll一个内核的API，不能访问的原因不是因为DPL通不过，而应该也是U/S标志位的限制。
能力值：
( LV5，RANK：60 )
15 楼
你的思维囿于了8086的段模式，冯诺依曼结构的数据与代码本来就是不区分的，否则缓冲区溢出就很难了，intel也就不搞什么DEP了；哈佛结构类似于51单片机才有数据代码的区分。
能力值：
( LV2，RANK：10 )
16 楼
mark......学习.....
能力值：
( LV4，RANK：50 )
17 楼
第2篇在这里：
Win7下的段和门 (2) ，
最近看了下
手册 ，
从R3到R0，DS，ES可以使用DPL=3的，SS必须使用新的。
Before the processor loads a
segment selector into a
segment register , it performs a privilege check by comparing the privilege levels of the currently running program or task (the CPL), the RPL of the segment selector, and the DPL of the segment’s segment descriptor. The processor loads the segment selector into the segment register if
the DPL is numerically greater than or equal to both the CPL and the RPL. Otherwise, a general-protection fault is generated and the segment register is not loaded.
CPL=0的代码段可以加载DPL=3的数据段，
PRIVILEGE LEVEL CHECKING WHEN LOADING THE SS REGISTER
Privilege level checking also occurs when the
SS register is loaded with the segment selector for a stack segment. Here all privilege levels related to the stack segment must
match the CPL; that is, the CPL, the RPL of the stack-segment selector, and the DPL of the stack-segment descriptor must be the
same . If the RPL and DPL are not equal to the CPL, a general-protection exception (#GP) is generated.
CPL=0的代码段只能加载DPL=0的栈段。
关于CPL，RPL和DPL参考：
保护模式下的保护
，这个过程具体是怎么样的？hehe，想的有些多了。
，你的意思应该是指代码段和数据段是混在一起的，共享一个4G的地址空间吧。
