首页
社区
课程
招聘
[讨论]FPGA的逆向问题
发表于: 2010-10-31 19:08 7879

[讨论]FPGA的逆向问题

2010-10-31 19:08
7879
FPGA 编译后的. POF 和. SOF 文件  能否转换为 VHDL 或VERILOG ?  或者 XILINX 编译后的.JED 文件能否能否转换为 VHDL 或VERILOG ?
我想这个问题 如果能反推, 理论上应该可行的. 比如 单片机的. HEX 文件通过反汇编能够等到源文件, FPGA文件为啥不能? 目前, 我还是没找到很好的办法能把这个问题解决.  如果能把QUARTUS 等软件的编译原理搞清楚,进行逆向过程,是否能解决这个问题?

[培训]内核驱动高级班,冲击BAT一流互联网大厂工作,每周日13:00-18:00直播授课

收藏
免费 0
支持
分享
最新回复 (2)
雪    币: 135
活跃值: (729)
能力值: ( LV2,RANK:10 )
在线值:
发帖
回帖
粉丝
2
这个主要厂商开放资料太少了
另外这个主题应该往fpga方面的专业论坛去讨论
理论上说,厂商应该是可以的
2010-11-1 07:16
0
雪    币: 1270
活跃值: (109)
能力值: ( LV5,RANK:60 )
在线值:
发帖
回帖
粉丝
3
我用Actel FPGA,这个最后编译成硬件线路连接,恐怕很难。一般都是从破解芯片通讯入手。
2010-11-1 08:30
0
游客
登录 | 注册 方可回帖
返回
// // 统计代码